I principali produttori di microchip hanno annunciato, nella giornata di ieri, l’avvio di un’importante collaborazione allo scopo di creare un nuovo standard tecnologico aperto e chiamato Universal Chiplet Interconnect Express (UCle). L’obiettivo è quello di definire e condividere l’integrazione dei chiplet per la fabbricazione della prossima generazione di microprocessori attraverso le nuove tecnologie del packaging, uno dei tanti segmenti dell’industria su cui si giocherà la partita per la supremazia dei semiconduttori.

L’idea dei chiplet e della progettazione ibrida dei processori è stata inoltre abbracciata da Intel nell’ambito della sua nuova business strategy IDM (Intel Device Manufacturing) 2.0. Tuttavia, fino ad ora la mancanza di uno standard tecnologico globale sui chiplet aveva portato ad una frammentazione dei prodotti, attraverso l’impiego di soluzioni proprietarie da parte delle singole aziende.

A lanciare l’iniziativa sono stati Advanced Semiconductor Engineering (ASE), AMD, Arm, Google Cloud, Intel, Meta, Microsoft Corporation, Qualcomm, Samsung e TSMC. Un consorzio ampio, tra aziende che operano nel segmento foundry, come la taiwanese, e leader nel design e nella fornitura di proprietà intellettuale come AMD e Arm, fino ai Big Tech del mercato digitale.

Ma che cos’è un chiplet? Si tratta di una “piattaforma di packaging” fisica predefinita, sulla quale possono essere applicati system-on-a-chip (SoC) di diversa natura. Generalmente vi sono due diversi modi di fabbricarli. I chip integrati monolitici, che seguono il metodo tradizionale, raggruppano tutte le componenti di un semiconduttore in un singolo pezzo di silicio. I chiplet, al contrario, vengono concepiti con un approccio differente: invece di fare un singolo microchip con tutte le componenti del semiconduttore già al suo interno, i chiplet spezzettano queste ultime in parti più piccole poi combinate in un microprocessore più grande.

Nel caso di UCle, l’idea di fondo è quella di poter installare con la stessa semplicità queste componenti così come avviene nell’assemblaggio dei componenti hardware di un computer. Il modello di riferimento, infatti, è quello PCle (peripheral component interconnect express). Ciò consentirebbe alle aziende tech lungo la filiera di concepire le componenti dei chiplet a monte (design) per poi combinarle insieme in un singolo sistema di chip a valle (packaging). Questo standard di interconnessione, quindi, consentirebbe in futuro di assemblare sistemi di circuiti integrati personalizzati con evidenti vantaggi commerciali per le aziende specializzate e impegnate nella progettazione di processori per le tecnologie del futuro (cloud ed edge computing, 5G/6G, supercalcolatori e automotive).

A spingere verso questa soluzione, secondo un white paper scritto Debendra Das Sharma, Capo della divisione di Architettura (Technologies and Standards) di Intel, tra i promotori del progetto, vi è un’intuizione di Gordon Moore quando formulò la sua celebre ‘Legge’ sul raddoppio dei transistori nei circuiti integrati ogni due anni. “Potrebbe dimostrarsi più economico”, si leggeva nell’articolo uscito su Electronics nell’aprile del 1965, “costruire sistemi di più ampie dimensioni a partire da funzionalità più piccole, confezionate separatamente e interconnesse”.

Con i limiti della Legge di Moore – lo spazio tra i transistori è sempre più nell’ordine dei nanometri – dietro l’angolo, i vantaggi di questa possibile soluzione sarebbero molteplici. Da un punto di vista tecnico, la domanda sempre più crescente di processori altamente performanti ed efficienti rende inevitabile l’aumento di dimensione dei chip (“die”, prima delle operazioni di packaging) e quindi difficile l’attività di design entro i limiti fisici. Dunque, combinare più chip e dalle funzionalità diverse, in maniera efficiente, rappresenta una area di sviluppo chiave per i produttori. E poi, chiaramente, l’aspetto economico: attraverso l’adozione di chiplet interoperabili si potrebbero ridurre “i costi complessivi di portfolio da un punto di vista del prodotto così come del progetto e ricavare un vantaggio di mercato nel tempo”.

Insomma, tutti gli ingredienti necessari per spingere ancora oltre la frontiera tecnologica dei semiconduttori verso l’era digitale: innovazione e riduzione dei costi. La riuscita di questo progetto, ovvero costruire un ecosistema di chiplet aperto e standardizzato attraverso UCle, secondo Sharma, “è destinata a trasformare l’industria [dei semiconduttori]”.

Negli ultimi anni, infatti, si è assistito ad una rinascita del segmento packaging avanzato per consentire, come si è accennato in precedenza, ad un design dei chip sempre più intricato. Oltre al modello chiplet, sono in corso di sviluppo sistemi 2.5D, 3D (con investimenti della stessa Intel) e system-in-package (SiP). Secondo Asia Nikkei, Google e AMD sono stati tra i primi a beneficiare della tecnologia 3D sviluppata da TSMC, insieme ad Apple che tuttavia non ha ancora aderito al consorzio industriale.

Come riporta The Verge, i microprocessori di AMD sono tra gli esempi più evidenti dei vantaggi del design con modalità chiplet: ciascun Zen 3 è costituito da un chiplet a otto core da 7 nanomentri per i componenti CPU/GPU fabbricati da TSMC, combinati con un altro chiplet costruito su nodi più maturi da GlobalFoundries.

In conclusione, si tratta di un’iniziativa molto importante e che sembra remare contro l’attuale contesto geopolitico globale che spinge verso una segmentazione della catena del valore per ragioni di sicurezza. L’industria dei semiconduttori sarà sempre più al centro della competizione tra Stati Uniti, Unione Europea, Cina, Taiwan, Giappone e Corea del Sud. Se guardiamo ai promotori, si tratta di player principalmente occidentali: il che ci dice molto anche su quale sia attualmente uno dei vantaggi competitivi sulla Cina. Rimanere “un ecosistema aperto”, come i fautori di UCle auspicano nella promozione del nuovo standard, in un mondo che si ritorce su sé stesso, potrebbe rivelarsi essenziale per promuovere l’innovazione nella corsa tecnologica.